#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: .07029994 A

(43) Date of publication of application: 31.01.95

(51) Int. CI

H01L 21/8242

H01L 27/108

H01L 27/04

H01L 21/822

(21) Application number: 05191791

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 07.07.93

(72) Inventor:

MORI HIDEMITSU


# (54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

#### (57) Abstract:

PURPOSE: To provide a method of manufacturing a stacked capacitor which enhances reliability and which reduces manufacturing cost.

CONSTITUTION: A transistor part and bit lines 1 to 3, 4a, 4b, 5a, 5b, 6a, 6b, 7, 9, 10 are formed by a normal method, and an interlayer insulation layer 11 is formed. Next, a conductive layer 22, an insulation layer 23, and a resist layer 24 are successively formed to pattern the insulation layer 22 and conductive layer 23 in a tapered shape. Continuously, the insulation layers 11, 7 are etched. At this time, an opening part 25 and an opening part 26 to be used as a mold of a lower part electrode are formed simultaneously. Next, a conductive layer is formed in a formed groove as a lower part electrode, and an unneeded part is removed, and further a conductive layer is formed as an upper part electrode, whereby a cylindrical stacked capacitor is formed.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

军施例1.

(11)特許出願公開番号



## 特開平7-29994

(43)公開日 平成7年(1995)1月31日

(51)Int.Cl. 6

識別記号

FΙ

HO1L 21/8242

27/108

27/04 21/822

7210-4M

HO1L 27/10

325

審査請求 有 請求項の数3 FD

(全10頁) 最終頁に続く

(21)出願番号

特願平5-191791

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

平成5年(1993)7月7日 (22)出願日

(72)発明者 森 秀光

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 五十嵐 省三


## (54)【発明の名称】半導体装置の製造方法

#### (57)【要約】

【目的】 信頼性を向上させかつ製造コストを低減した スタックドキャパシタの製造方法を提供すること。

【構成】 通常の方法でトランジスタ部及びピット線1 ~10を形成し、層間絶縁層11を形成する。次に、導 **電層22、絶縁層23、レジスト層24を順次形成し、** 絶縁層22、導電層23をテーバー形状にパターニング する。続いて、絶縁層11、7のエッチングを行う。こ の際、開孔部25と下部電極のかたとなる開孔部26と が同時に形成される。次に形成された溝内に下部電極と しての導電層を形成し、不要部分を取り除き、さらに、 上部電極としての導電層31を形成することにより、円 **筒型のスタックドキャバシタを形成する。** 

## 本発明の第1の実施例(その2)



路1の買孔

26…第2の開孔野

1

【特許請求の範囲】

【請求項1】 半導体基板(1)内の不純物拡散領域 (6b)上に設けられた第1の絶縁層 (7、11)内の 第1の開孔部(25、36)に埋設された金属層と、 前記第1の絶縁層上に設けられた第2の絶縁層内の第2 の開孔部(26、37)に埋設され、前記金属層に接続 されたキャパシタ下部電極層と、

該下部電極層に第3の絶縁層を介して対向して設けられ たキャパシタ上部電極層(31)とを具備する半導体装 置であって、

前記第1の開孔部の形成は前記第2の開孔部の形成と自 己整合的に行われることを特徴とする半導体装置の製造 方法。

【請求項2】 半導体基板(1)上に、第1の絶縁層 (7、11)、第1の導電層(22)、第2の絶縁層 (23) 及びレジスト層(24)を順次形成する工程 と、

該レジスト層に開孔バターンを形成する工程と、 該開孔パターンを用いて前記第2の絶縁層に上部より下 部が小さい開孔部 (23a)を形成する工程と、

前記レジスト層及び前記第2の絶縁層をマスクとして前 記第1の導電層をエッチングする工程と、

前記レジスト層、前記第2の絶縁層及び前記第1の導電 層をマスクとして前記第1の絶縁層をエッチングするエ

前記レジスト層を除去する工程と、

前記第2の絶縁層、前記第1の導電層及び前記第1の絶 縁層に形成された開孔部にキャバシタ下部電極層(2 2、27、29)を形成する工程と、

該キャパシタ下部電極層に対向するキャパシタ上部電極 30 層(31)を形成する工程とを具備する半導体装置の製 造方法。

【請求項3】 半導体基板(1)上に、第1の絶縁層 (7、11)、第1の導電層(32)、第2の絶縁層 (33)及び第2の導電層(34)を順次形成する工程

前記第2の導電層及び前記第2の絶縁層に開孔部 (3 7)を形成する工程と、

該開孔部のみに第3の絶縁層(35a、35b)を形成 する工程と、

該第3の絶縁層をマスクとして前記第1の導電層をエッ チングする工程と、

前記第2の導電層をマスクとして前記第3の絶縁層をエ ッチングすると共に、前記第1の導電層をマスクとして 前記第1の絶縁層をエッチングする工程と、

前記第2の導電層、前記第2の絶縁層、前記第1の導電 層及び前記第1の絶縁層に形成された開孔部にキャバシ 夕下部電極層(32、38、40)を形成する工程と、 該キャパシタ下部電極層に対向するキャパシタ上部電極 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、 特に、ダイナミック形ランダムアクセスメモリ(DRA M) のスタックドキャバシタの製造方法に関する。 [0002]

【従来の技術】従来、DRAMのメモリセルキャパシタ として蓄積容量を大きくしたスタックドキャパシタが知 られており、この種のスタックドキャパシタを3次元的 に配置してさらに蓄積容量を大きくする共にメモリセル 面積を小さくする努力がなされてきた。

【0003】たとえば、3次元的なスタックドキャバシ タとして多量円筒型で形成するものがある(参照:D. Temmler, "MULTILAYER VERTI CAL STACKED CAPACITORS (MV STC) FOR 64Mbit AND 256Mb it DRAMs, Spm. VLSI Tech., 1991, pp. 13-14)。この多重円筒型スタッ クドキャパシタの製造方法について図11~図16を参 20 照して説明する。

【0004】図11の(A)を参照すると、半導体基板 1たとえばP<sup>\*</sup>型単結晶シリコン基板1の表面の所定領 域に、たとえばLOCOS法により索子分離領域として のたとえば3000A程度のフィールド酸化膜2を形成 する。

【0005】次に、図11の(B)を参照すると、半導 体基板1を熱酸化してたとえば1000A程度のゲート 酸化膜3を形成し、その後、全面にLPCVD法により たとえば1500 A程度のポリシリコンよりなる導電層 4を形成する。次に、導電層4にリン等の不純物を拡散 して抵抗値を低下せしめ、その上に、LPCVD法によ りたとえば500Å程度の二酸化シリコンよりなる絶縁 層5を形成する。

【0006】次に、図1の (C) を参照すると、通常の フォトリソグラフィー法及びドライエッチング法によ り、導電層4及び絶縁層5の所定の部分以外を除去し、 これにより、MOSトランジスタのゲート電極としての ワード線4a、4bが形成する。その後、イオン注入法 40 により、半導体基板1の表面にソース、ドレイン領域と しての比較的低濃度のN'形不純物層6a、6bを形成 する。

【0007】次に、図12の(A)を参照すると、たと えばLPCVD法等により、たとえば3000Å程度の 二酸化シリコン等よりなる絶縁層7を形成した後に、通 常のフォトリソグラフィー法及びドライエッチング法に より、所定の領域にビット線と拡散層とを接続するため の開孔部8を形成する。

【0008】次に、図12の(B)を参照すると、開孔 層(31)を形成する工程とを具備する半導体装置の製 50 部8に選択的にポリシリコンよりなる導電層9を形成

し、たとえばリン等の不純物を拡散した後に、たとえばスパッタリング法によりたとえば1000Å程度のダングステンシリサイド膜よりなる導電層10を形成し、通常のフォトリソグラフィー法及びドライエッチング法により、所定に形状にパターニングし、これにより、ビット線10が形成される。

【0009】次に、図12の(C)を参照すると、たと えば3000Å程度の二酸化シリコンの絶縁層11を全 面に形成する。

【0010】次に、図13の(A)を参照すると、通常 10のフォトリソグラフィー法及びドライエッチング法により、所定の領域に後述の下部電極層と拡散層6bを接続するための開孔部を形成する。次に、この開孔部に選択的に例えばリン等の不純物を拡散したポリシリコンのような導電層14を形成し、さらに、たとえば500A程度のポリシリコンのような導電層12を全面に形成し、これにたとえばリン等の不純物を拡散する。

【0011】次に、図13の(B)を参照すると、たとえば6000Å程度の二酸化シリコンのような絶縁層13を全面に形成し、通常のフォトリソグラフィー法及び20ドライエッチング法により、ノード電極形状になるよう不要部分16を除去する。

【0012】次に、図14の(A)を参照すると、たとえば1000Å程度のポリシリコンのような導電層17を全面に形成する。さらに、たとえば1000Å程度の二酸化シリコンのような絶縁膜18を全面に形成し、導電層17の上部に形成された絶縁層18のみがエッチングされるようエッチング時間を制御してドライエッチングを行う。これにより、開孔部内部に絶縁層18の側壁絶縁層18a、18bが形成される。さらに、たとえば308000Å程度のポリシリコンのような導電層19を全面に形成する。

【0013】次に、図14の(B)を参照すると、絶縁 層13、18が表面に現れてくる程度にエッチング時間 を制御して、導電層17、19のドライエッチングを行 う。

【0014】次に、図15の(A)を参照すると、等方性エッチングにより絶縁層13、18a、18bを全て、除去する。次に、表面に現れた導電層12をドライエッチングによりエッチングする。この際、導電層17、1 409の上部もわずかにエッチングされる。これにより、円筒型の下部電極が形成される。

【0015】次に、図15の(B)を参照すると、たとえばイオン注入法等により、下部電極17、19にたとえばリン等の不純物を拡散する。その後、容量絶縁層20を形成し、さらにその上にたとえばポリシリコンのような導電層21を形成する。この導電層21中にはたとえばリン等の不純物を拡散する。次に、通常のフォトリソグラフィー法及びにドライエッチング法により、導電層21のパターニングを行って上部電極を形成し、これ50

【0016】なお、図13の(B)までの工程を行った後に、導電層17を形成し、さらに側壁絶縁層18a、18bを形成する工程をn回繰返した後に、導電層19を形成し、その後の工程は図13の(A)~図15の(B)と同様の工程を経ることにより、n重のシリンダキャバシタを形成することができる。

#### [0017]

【発明が解決しようとする課題】しかしながら、上述の 従来のDRAM製造方法においては、キャバシタ下部電 極と拡散層を接続するための開孔部の形成を含めて下部 電極を形成するためには、下部電極と拡散層を接続する ための開孔部を形成するためのフォトリソグラフィー と、下部電極のかたとなる部分を形成するためのフォト リソグラフィーの最低計2回フォトリソグラフィーが必 要である。この結果、フォトリソグラフィーのたびに目 合わせが必要になってくるため、かつフォトリソグラフ ィーの回数が増えるほど後工程における目ずれが大きく なるため、半導体装置の信頼性が低下するという課題が ある。つまり、最終的に得られたDRAMの一部の平面 的レイアウトである図16を参照すると、もしもノード 電極の型となる部分16と同様の大きさの開孔を不純物 拡散層6まで形成したとすると、ワード線4及びピット 線10とショートしてしまうことが分かる。逆に、下部 電極と拡散層を接続する開孔部15と同様の大きさキャ パシタ下部電極までを形成しようとすると、キャパシタ の容量値は非常に小さいものとなり、満足のできるホー ルド特性が得られなくなる。従って、ノード電極のかた となる部分16の開孔部の直径は、下部電極と不純物拡 散層6を接続するための開孔部15の直径よりも数倍程 度大きくする必要がある。この結果、上述のごとく、フ オトリソグラフィーの回数が増加すると、半導体装置の 信頼性を低下することになる。また、フォトリソグラフ ィーの回数が増えることによって工程数も増大し、半導 体装置の製造過程におけるコストを増大させるという課 題もある。従って、本発明の目的は、信頼性を向上させ かつ製造コストを低減した半導体装置(スタックドキャ **パシタ)の製造方法を提供することにある。** 

#### [0018]

【課題を解決するための手段】上述の課題を解決するために本発明は、半導体基板内の不純物拡散層とキャパシタ下部電極とを接続する開孔部の形成を、下部電極のかたとなる開孔部の形成と自己接合的に行う。

#### [0019]

【作用】上述の手段によれば、不純物拡散層とキャパシタ下部電極と拡散層を接続するための開孔部を形成するためのフォトリソグラフィーと、下部電極のかたとなる開孔部を形成するためのフォトリソグラフィーを同時に1回のみのフォトリソグラフィーで行うことになり、フ

ォトリソグラフィーの回数が減少する。

#### [0020]

【実施例】次に、本発明の第1の実施例を図1~図6を 参照して説明する。初期工程は従来と全く同一であり、 図11~図12に従ってMOSトランジスタ及びピット 線を形成した後に、絶縁層11を全面に形成する。

【0021】次に、図1を参照すると、たとえば200 0 A程度のポリシリコンからなる導電層 2 2、たとえば 6000 A程度の二酸化シリコン等の絶縁層23、及び レジスト層24を順次形成した後に、通常のフォトリソ 10 グラフィー法によりノード電極のかたとなるようにリソ グラフィーを行い、レジスト層24をマスクとして絶縁 膜13のドライエッチングを行う。この際、絶縁層に開 孔された開孔部23 aは、開孔部の上部よりも下部のほ うが小さくなるようなドライエッチングを行う。その大 きさは、開孔部上部と下部の直径比が少なくとも 2 倍以 上あるほうが適当である。これは、下部電極のかたとな る大きさで不純物拡散層 6 b上まで開孔を形成しようと すると、ゲート電極(ワード線)及びピット線とショー トしてしまうためである。さらに、レジスト層24及び 20 絶縁層23をマスクとして導電層22のエッチングを行

【0022】次に、図2を参照すると、レジスト層24 をマスクとして絶縁層23に対して通常の異方性のドラ イエッチングを行う。このようにして、下部電極と不純 物拡散層6bを接続するための開孔部25の形成と、下 部電極のかたとなる開孔部26の形成とが、同時に1回 のみのリソグラフィーで行われることになる。

【0023】次に、図3を参照すると、レジスト層24 を除去し、その後、たとえば1000Å程度のポリシリ 30 コンのような導電層27を全面に形成する。さらに、た とえば1000Å程度の二酸化シリコンのような絶縁層 28を全面に形成し、導電層27の上部に形成された絶 **縁層28のみがエッチングされるようエッチング時間を** 制御してドライエッチングを行う。これにより、開孔部 内部に絶縁膜28の側壁絶縁層28a、28bが形成さ れる。さらに、たとえば8000Å程度のポリシリコン のような導電層29を全面に形成する。

【0024】次に、図4を参照すると、絶縁層23、2 8a、28bが表面に現れてくる程度にエッチング時間 40 を制御して、導電層27、29のドライエッチングを行 う。次に、図5を参照すると、等方性エッチングにより 絶縁層23、18a、18bを全て除去する。次に、表 面に現れた導電層22がエッチングされるようにドライ エッチングを行う。この際、導電層27、29の上部も わずかにエッチングされる。これにより、円筒型の下部 電極が形成されることになる。

【0025】次に、図6を参照すると、たとえばイオン 注入法等により下部電極にたとえばリン等の不純物を拡

ンのような導電層31を形成し、この導電層31中に例 えばリン等の不純物を拡散する。次に、通常のフォトリ ソグラフィー法及びドライエッチング法により、導電層 31のパターニングを行って上部電極を形成し、DRA Mのキャパシタが完成することになる。

【0026】なお、図2までの工程を行った後に、導電 層27を形成し、さらに側壁絶縁層28a、28bを形 成する工程をn回繰り返した後に、導電層29を推積 し、その後の工程は図3~図6と同様の工程を得ること により、
れ重のシリンダキャパシタを形成することがで

【0027】このように、本発明の第1の実施例の場合 は、下部電極と拡散層を接続するための開孔部を形成す るためのフォトリソグラフィーと、下部電極のかたとな る部分を形成するためのフォトリソグラフィーとが同時 に1回のみのフォトリソグラフィーで行われることにな

【0028】次に、本発明の第2の実施例を図7~図1 0を参照して説明する。この場合も、図11~図12ま での初期工程は第1の実施例と全く同一の方法で形成で きる。

【0029】始に、図7を参照すると、たとえば100 0 Å程度のポリシリコン膜等の導電層 3 2、たとえば 6 000Å程度の二酸化シリコン等の絶縁層33及び例え ば2000 A程度のポリシリコンからなる導電層34を 順次推積したのちに、通常のフォトリソグラフィー法及 びドライエッチング法により、導電層34及び絶縁層3 3は、下部電極のかたとなる部分の形状にパターニング される。この際のドライエッチングは通常の異方性エッ チングである。

【0030】次に、図8を参照すると、たとえば200 0 A程度の二酸化シリコンのような絶縁層35を形成 し、続いて導電層34の上部に形成された絶縁層35の みがエッチングされるようエッチング時間を制御してド ライエッチングを行う。これにより、絶縁層33の内壁 に絶縁膜35の側壁絶縁層35a、35bを形成する。 さらに、この側壁絶縁層35a、35bをマスクとし て、導電層32のエッチングを行う。

【0031】次に、図9を参照すると、導電層34をマ スクとして通常のドライエッチングにより側壁絶縁層3 5a、35bを全てエッチングし、同時に導電層32を マスクとしてその下の絶縁層7、11を所定の形状にエ ッチングする。従って、この実施例においても、下部電 極と拡散層を接続するための開孔部36の形成と、下部 電極のかたとなる開孔部37の形成が、同時に1回のみ のリソグラフィーで行うことができる。

【0032】次に、図10を参照すると、たとえばポリ シリコンからなる導電層38を形成する。さらに、たと えば1000 Å程度の二酸化シリコンのような絶縁層3 散する。その後、容量絶縁層30及び例えばポリシリコ 50 9を全面に形成し、導電層38の上部に形成された絶縁 層39のみがエッチングされるようエッチング時間を制御してドライエッチングを行う。これにより、開孔部内部に側壁絶縁層39a、39bが形成される。さらに、たとえば8000Å程度のポリシリコンのような導電層40を全面に形成する。これ以降は、図4~図6と同様の工程を得ることによりキャバシタを形成することができる。

【0033】このように、第2の実施例においても、下 図である。 部電極と拡散層を接続するための開孔部36の形成と、 【図15】 下部電極のかたとなる開孔部37の形成とが、同時に1 10 図である。 回のみのリソグラフィーで行うことができる。 【図16】

【0034】なお、上述の実施例においては、MOSトランジスタ及びピット線を形成したのちにキャバシタを形成する、いわゆるCOB(CapasitorーOver-Bitline)構造について説明しているが、本発明はピット線がMOSトランジスタ及びキャバシタを形成した後に形成される構造についても適用できる。すなわち、MOSトランジスタを形成した後に層間膜を形成し、さらに上述のスタックドキャバシタ形成工程を得た後に、ピット線を形成する方法にも本発明は適用で20きる。

#### [0035]

【発明の効果】以上説明したように本発明によれば、フォトリソグラフィーを用いる回数を減少でき、従って、フォトリソグラフィーの目ズレによる不良の発生を低減することができ、この結果、半導体装置の信頼性を向上できる。また、フォトリソグラフィーの回数が最低1回以上減少できるので、半導体装置の製造過程におけるコストも低減できる。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図2】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図3】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図4】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図5】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図6】本発明に係る半導体装置の製造方法の第1の実施例を説明する断面図である。

【図7】本発明に係る半導体装置の製造方法の第2の実施例を説明する断面図である。

【図8】本発明に係る半導体装置の製造方法の第2の実施例を説明する断面図である。

【図9】本発明に係る半導体装置の製造方法の第2の実施例を説明する断面図である。

【図10】本発明に係る半導体装置の製造方法の第2の 実施例を説明する断面図である。 【図11】従来の半導体装置の製造方法を説明する断面 図である。

【図12】従来の半導体装置の製造方法を説明する断面 図である。

【図13】従来の半導体装置の製造方法を説明する断面 図である。

【図14】従来の半導体装置の製造方法を説明する断面 図である。

【図15】従来の半導体装置の製造方法を説明する断面 図である。

【図16】従来の半導体装置の製造方法の課題を説明する平面図である。

#### 【符号の説明】

1…P 形半導体基板

2…フィールド酸化膜

3…ゲート酸化膜

4、4a、4b…導電層 (ワード線)

5、5a、5b…絶縁層

6 a、6 b…N'形不純物拡散層

7 …絶縁層

8…開孔部

9…導電層

10…導電層 (ビット線)

11…絶縁層

12…導電層

13…絶縁層

1 4…導電層

15…第1の開孔部

16…第2の開孔部

30 17…導電層

18a、18b絶縁層

19…導電層

20…容量絶縁層.

21…導電層 (上部電極)

2 2 … 導電層

2 3 … 絶縁層

24…レジスト層

25…第1の開孔部

26…第2の開孔部

40 27…導電層

28a、28b…絶縁層

29…導電層

30…容量絶縁層

3 1…導電層(上部電極)

3 2…導電層

3 3 … 絶縁層

3 4…導電層


37…第2の開孔部

3 8 … 導電層

50 39a、39b…側壁絶縁層


#### 【図1】

#### 本発引 第1の実施例(その1)




### [図3]

#### 本発明の第1の実施例(その3)




### [図2]

#### 本発明の第1の実施例(その2)



## [図4]

#### 本発明の第1の実施例(その4)



1 ··· P · 彩学等体等板 10 ··· 導電層(ピット線)
2 ··· フィールド酸化族 11 ··· 絶談膜
3 ··· ゲート酸化族 22 ··· 等電層
4, 4a, 4b··· 请求算 (ワード線) 25 ··· 施装層
5, 5a, 5b··· 批本線 24 ··· レジスト類
6a, 6b··· N · 杉木純美拡新園 27 ··· 準電器
7 ··· 絶談器 28 ·· 変配 28 ·· 変配 28 ·· 変配 29 ··· 非議局
9 ··· 演託部 29 ··· 非議局

37一葉2の関孔部

[図5]


#### [図6]

#### 【図9】

#### 本発明の第1の実施例(その5)

#### 本元明の第1の実施例(その6)

#### 本発明の第2の実施例(そ 3)



[図7]

27…事業業

29…非氧层

【図8】

34--容量於禁用

. (上部電響)

37---等電景


8 -- 調孔部

## 本発明の第2の実施制(その1)

7 --- 色神聖


8 --- 賀孔郎


## 本発明の第2の実施費(その2)



8…周孔常


9 --- 等電馬





## [図16]

#### 無菌を放射する間



4一帯電景(ワード線)

6--N' 芝不純物拡散!

8-MAR

10…存職服 (ビット組)

15一第1の開孔会

16一年2の異孔器

## フロントページの続き

(51)Int.Cl. 6

識別記号

FΙ

8832-4M

27/04

C